|
|
עמוד:99
הטעינה , ורק אז עובר למצב הנכון של הדגימה , דהיינו למצב . "נמוך" יש לדגום את מוצא המעגל הלוגי , באמצעות דלגלג , רק לאחר התייצבות המתח של האות הדגום . . 8 השלם את מעגל הבימוי והקידוד , כמתואר באיור . 2 . 13 שני הדלגלגים דוגמים את המוצאים הלוגיים out _ logic _ 2-1 out logicl בהשהיה מסוימת , יחסית לזמן הדגימה של האות האנלוגי . השהיה זו מושגת בעליית שעון הנלקח מהמתנד , 8 . 1 kHz תוך שימוש בשער מהפך ( בחלק העליון של איור . ( 2 . 13 שתי סיביות המוצא מהדלגלגים מסומנות ב- , B 2 , Bl בהתאמה למוצאים הלוגיים . out _ logic _ 2-1 out logicl שמור את הקובץ בשם . Nisui _ 2 . ewb איור 2 . 12 המחשת הזמן של התייצבות הדגימה
|
|