|
|
עמוד:313
בטכנולוגיה זהה ; לעתים הדבר מחייב שהיע " מ תמתין לזיכרון הDRAM- להשלמת פעולת הכתיבה או הקריאה . לפי תכונות הDRAM- שנמנו כאן , ברור שתכנון מערך זיכרון DRAM וביצוע מישק בינו לבין היע " מ מסובכים הרבה יותר מאשר במערכי SRAM או . ROM רכיב אחד של DRAM אינו מספיק אפילו עבור מילת זיכרון ברוחב בית , ויש לתכנן חומרה מתאימה המפצלת את הכתובת לשני חלקים . יתר-על-כן , יש לתכנן גם את החומרה המבצעת את הרענון וזאת בהתאם לרכיבי הDRAM- שבמערך . דרישות כאלה יכולות להיות , למשל , רענון של 128 שורות תאים אחת ל , 2 ms- או רענון 256 שורות אחת ל , 4 ms- או רענון 512 שורות אחת ל . 8 ms- קיימים רכיבים מיוחדים , דוגמת בקר הDRAM- מסוג , 8203 שנועדו לתאם בין היע " מ לבין זיכרון הDRAM- ולפשט את המישק ביניהם . החיסרון העיקרי של רכיבים אלה הוא מחירם הגבוה . איור 2 . 42 מציג את תצורת ההדקים של רכיב ה 41 C 256 DRAM- ( האות C מציינת שהרכיב בנוי בטכנולוגיית . ( CMOS הרכיב מכיל 256 × 1 סיביות , כלומר 256 K כתובות שרוחב המילה בהן סיבית אחת . לרכיב תשעה קווי כתובת A עד A המרובבים בזמן , עם קווי הכתובת A עד , A קו מבוא 17 9 8 0 נתונים D וקו מוצא נתונים . Q ל 41 C 256- קו בקרה לקריאה , W ושני קווי בקרה לדרבון כתובות שורה RAS () ועמודה . CAS () זמן מחזור הכתיבה נע בין 110 ns ל , 180 ns- לפי איור 2 . 42 תיאור ההדקים של ה 41 C 256 DRAM-
|
|