|
|
עמוד:358
10 . 3 ארכיטקטורת "צינור הוראות " ( pipelining ) הארכיטקטורה של רוב המעבדים עדיין מבוססת כיום על הארכיטקטורה של פון נוימן , כלומר , על העיקרון של אחסון התכנית והנתונים באותו הזיכרון . בפרק הראשון תיארנו כיצד מתבצעת תכנית שבה לכל הוראה מתבצע מחזור הבאה-וביצוע , המתחיל אחרי שהסתיים ביצוע המחזור של ההוראה הקודמת . אחת השיטות להגביר את קצב העיבוד ( בנוסף לשיפורים הטכנולוגיים כגון השעון שהצגנו בסעיף הקודם ) היא לבצע כמה הוראות בו-זמנית . ארכיטקטורת מעבד המממשת שיטה זו נקראת ארכיטקטורת צינור הוראות . ( pipelining ) כדי להסביר את העיקרון של שימוש בצינור הוראות , נניח לדוגמה מזנון מהיר שבו מועסק עובד שתפקידו לקבל הזמנה מלקוח ולהכין עבורו את המזון . כיוון שרק עובד אחד מועסק בתפקיד זה , הוא יכול לטפל בכל פעם רק בלקוח אחד . איור 10 . 3 מתאר כיצד העובד מטפל בארבעה לקוחות , בזה אחר זה , כלומר בצורה סדרתית . אם נניח כי משך הזמן הדרוש לקבלת ההזמנה הוא 4 יחידות וביצוע ההזמנה נמשך 6 יחידות , אזי זמן הטיפול בלקוח אחד הוא 10 יחידות , ומשך הטיפול בארבעה לקוחות יהיה 40 = 4- ( 4 + 6 ) יחידות זמן . ממעבד 80386 והיא , בדומה להוראה CBW שהצגנו בפרק , 5 מרחיבה את הסימן של האוגר EAX ושמה אותו באוגר . EDX לדוגמה cdq ; edx < - FFFFFFFFh , eax < - FFFFFFFBh mov eax , OFFFFFFFBh ; eax < - 5 ( FFFFFFFBh ) כמו כן נוספו הוראות חדשות לחלוטין , כמו CMPXCHG המשווה ומחליפה אופרנדים או OUTS-1 INS המשמשות לקלט-פלט של מחרוזת . לסיום נציין כי להרצה של תכניות אלה , אנו זקוקים לאסמבלר עבור מעבד 32 סיביות . אוגרים נוספים שקיימים במעבדי אינטל הם אוגרים ייעודיים שהמעבד משתמש בהם לניהול הזיכרון ולקביעת אופן העבודה ואוגרים המסייעים בתהליך ניפוי שגיאות . ( debuging )
|
|