|
|
עמוד:223
הזיכרון ויחידות הקלט / פלט הוא איטי ביחס לזמן הפעולה של המעבד עצמו , לכן זמן ביצוע ההוראה מושפע במידה ניכרת ממספר הגישות לזיכרון ( או להתקני הקלט / פלט . ( פעולות בהן המעבד צריך לקרוא או לכתוב נתון ליחידות זיכרון וקלט / פלט הן איטיות יותר מפעולות המתבצעות בין הרכיבים הפנימיים של המעבד ( כמו העתקת נתון מאוגר לאוגר , חיבור נתון לאוגר וכדומה . ( אחרי שמתבצעת קריאת ההוראה , מתעדכן מצביע ההוראות ( האוגר ( IP ומצביע על כתובת ההוראה הבאה לביצוע . שימו לב , בניגוד למחשב הפשוט שתיארנו בפרק הראשון ( שבו כל הוראה אוחסנה בתא אחד בזיכרון והמונה גדל ב1- בכל פעם , ( במעבד 8086 האוגר IP גדל בכל פעם במספר שונה של בתים , בהתאם לאורך ההוראה שנקראה . לדוגמה ! אם ההוראה mov al , ah אוחסנה בכתובת 0005 ואורכה שני בתים , ההוראה הבאה תימצא בכתובת 0007 ולכן יש להוסיף 2 לאוגר . IP גם הפעולה השלישית בתהליך ההבאה תלויה בשיטת המיעון : אם ההוראה היא במיעון מיידי ובמיעון אוגר , פעולה זו אינה נחוצה , כי הנתונים נקראו בזמן ביצוע הפעולה הראשונה ( קריאת ההוראה . ( אולם כאשר משתמשים במיעון ישיר , המעבד פונה שוב לזיכרון כדי לקרוא את הנתון הדרוש לביצוע ההוראה ואז זמן הביצוע ארוך יותר . בביצוע הפעולה החמישית תהיה גישה לזיכרון אם אופרנד היעד הוא תא בזיכרון . במקרה כזה המעבד יבצע גישה נוספת לזיכרון , כדי לכתוב ( לאחסן ) בו את התוצאה . שאלה 6 . 4 האם קיימת הוראה בשפת מכונה שבה יש גישה לזיכרון בתהליך הבאה-וביצוע בפעולה השלישית וגם בפעולה החמישית ? הסבירו את תשובתכם ותנו דוגמה . בפרק זה נקבע שמספר הגישות לזיכרון במהלך ביצוע הוראה , ישמש כמדד לזמן הביצוע . חישוב מדויק של זמן ביצוע הוראה הוא מורכב מאוד והוא תלוי בסוג ההוראה , במבנה המעבד , במהירות יחידת הזיכרון , ובגורמים רבים נוספים , שלא נתייחס אליהם כאן . מנקודת מבטו של המתכנת , אפשר לשפר את זמן הביצוע של תכנית על-ידי בחירה בשיטות מיעון שמפחיתות את מספר הגישות לזיכרון . בנוסף לכך , כפי שנראה בפרק האחרון , מפתחי חומרה של מעבדים מתקדמים מנסים לצמצם את זמן ההמתנה של מעבד בזמן גישה ליחידות זיכרון והתקני קלט / פלט וכך לשפר את זמן הביצוע של תכניות .
|
|